Here is a list of all namespace members with links to the namespace documentation for each member:

- i -

• importAIGER() : circt::aiger
• importAnnotationsFromJSONRaw() : circt::firrtl
• importFIRFile() : circt::firrtl
• importVerilog() : circt
• IndentStyle : circt::pretty
• IndirectionMagicNumber : esiaccel.bsp.common
• IndirectionVersionNumber : esiaccel.bsp.common
• inferAddResultType() : circt::hwarith
• inferAddSubResult() : circt::firrtl::impl
• inferBitwiseResult() : circt::firrtl::impl
• inferComparisonResult() : circt::firrtl::impl
• InferDomainsMode : circt::firrtl
• inferElementwiseResult() : circt::firrtl::impl
• inferImplicitSSAName() : circt
• inferReductionResult() : circt::firrtl::impl
• inferStructuralNameForTemporary() : circt::ExportVerilog
• info() : circt::lsp::Logger
• initAllExternalInterfaces() : circt::arc
• innerType() : circt::esi
• InOutType : circt::sv
• Input : circt::calyx
• InsertAdditionalModeEnum : circt::lec
• insertFork() : circt::handshake
• insertMergeBlocks() : circt
• InstanceGraph : circt::handshake
• InstanceGraphNode : circt::firrtl
• instanceIDsGlobal : circt::arc::runtime::impl
• InstancePathCache : circt::firrtl
• InstanceRecord : circt::firrtl
• invertBooleanLogic() : circt::synth
• is2StateExpression() : circt::sv
• is_port_open() : simulator
• is_simulator_available() : simulator
• is_std_array_v : esi
• is_xrt : esi_ram
• isAncestorOfValueOwner() : circt
• isAnyModuleOrInstance() : circt::hw
• isCallOperandDir() : circt::sim
• isClockOrI1Type() : circt::seq
• isCombinational() : circt::hw
• isCompileTimeConstant() : circt::ImportVerilog
• isConst() : circt::firrtl
• isConstant() : circt::firrtl
• isConstantExpression() : circt::ExportVerilog
• isConstantOne() : circt
• isConstantZero() : circt
• isControlLeafNode() : circt::calyx
• isControlOpImpl() : circt::handshake
• isDuplexValue() : circt::firrtl
• isDynamic() : circt::llhd
• isExpression() : circt::firrtl, circt::sv
• isExpressionAlwaysInline() : circt::ExportVerilog
• isExpressionEmittedInline() : circt::ExportVerilog
• isHWArithIntegerType() : circt::hwarith
• isHWEnumType() : circt::hw
• isHWIntegerType() : circt::hw
• isHWValueType() : circt::hw
• isI1ValueType() : circt::dc
• isInProceduralRegion() : circt
• isIntType() : circt::moore
• isLogicNetworkOp() : circt::synth
• isModuleScopedDrivenBy() : circt::firrtl
• isNameValid() : circt::sv
• isOffset() : circt::hw
• isOpaqueScopeRefType() : circt::kanagawa
• isParametricType() : circt::hw
• isProjection() : circt::llhd
• isProvablyDisjoint() : circt::llhd
• isRealType() : circt::moore
• isRegionSSAMaximized() : circt
• isSimpleReadOrPort() : circt::ExportVerilog
• isTypeInOut() : circt::firrtl
• isTypeLarger() : circt::firrtl
• isUniDimensional() : circt
• isUselessName() : circt
• isValidDst() : circt::firrtl
• isValidIndexBitWidth() : circt::hw
• isValidIndexValues() : circt::seq
• isValidNetElementType() : circt::sv
• isValidParameterExpression() : circt::hw
• isValidProbeElementType() : circt::hw
• isValidSrc() : circt::firrtl
• isValidVarElementType() : circt::sv
• isVerilogExpression() : circt::ExportVerilog
• isZeroBitType() : circt::ExportVerilog
• IterationGate() : esiaccel.esitester