Here is a list of all variables with links to the classes they belong to:

- i -

• id : circt::arc::runtime::impl::VCDSignalTableEntry, circt::FieldRef, circt::ImportVerilog::Context::PendingMonitor, esi::backends::cosim::RpcClient.Impl::ChannelMeta, esi::BundlePort, esi::cosim::RpcServer::Impl::ChannelInfo, esi::Instance, esi::services::CustomService, esi::services::TelemetryService, esi::Type, esiaccel.types.ESIType, RpcServer::Impl::ChannelInfo
• idByName : esi::cosim::RpcServer::Impl, RpcServer::Impl
• idTable : StructuralHasher
• idx : circt::ImportVerilog::HierPathInfo, esi::AppID
• ifaceInstance : circt::ImportVerilog::FlattenedIfacePort
• ifacePorts : circt::ImportVerilog::ModuleLowering
• ifCache : circt::FirRegLowering
• ifOp : circt::scftocalyx::IfScheduleable
• ig : circt::firrtl::GatedClockConversion
• ignoreAbcFailures : circt::synth::SynthOptimizationPipelineOptions
• ignoreDirectives : circt::ImportVerilogOptions
• ignoreReadEnableMem : circt::firtool::FirtoolOptions
• ignoreUnknownModules : circt::ImportVerilogOptions
• impl : ArcState, circt::calyx::MemoryInterface, circt::calyx::RepeatOpInterface< T >, circt::calyx::WhileOpInterface< T >, circt::ExportSystemC::FrozenEmissionPatternSet< PatternTy, KeyTy >, circt::firrtl::AnnoTarget, circt::lsp::VerilogServer, circt::SymbolCacheBase::Iterator, circt::synth::LongestPathAnalysis, esi::backends::cosim::RpcClient, esi::backends::trace::TraceAccelerator, esi::backends::xrt::XrtAccelerator, esi::cosim::RpcServer, esi::Manifest, RpcClient, RpcServer, TraceHostMem, TraceHostMem::TraceHostMemRegion, TraceMMIO
• implOptions : esi::ChannelAssignment, esi::HWClientDetail
• in_ : channel_arbiter.ListChecker, channel_arbiter.ThroughputProbe, channel_arbiter.TokenChecker
• include_package_data : Python.setup.NoopBuildExtension, setup.NoopBuildExtension
• includeDirs : circt::ImportVerilogOptions
• includeSymbolTable : circt::aiger::ExportAIGEROptions
• includeSystemDirs : circt::ImportVerilogOptions
• incomingDelay : circt::scheduling::ChainingProblem
• indent : circt::pretty::PrettyPrinter
• inDesign : circt::firrtl::InstanceInfo::ModuleAttributes
• index : circt::firrtl::GatedClockConversion::MatRef, circt::handshake::MemLoadInterface, circt::handshake::MemStoreInterface, circt::llhd::DynProjectionRange, circt::lsp::VerilogDocument, circt::reduce::MetasyntacticNameGenerator, PyAppIDIndex, Python.support.OpOperand
• indexed_elem : esiaccel.codegen.ports.CppPortKind
• indexed_find : esiaccel.codegen.ports.CppPortKind
• indexEdge : circt::handshake::HandshakeLowering::MergeOpInfo
• indexToValue : circt::synth::LogicNetwork
• inEffectiveDesign : circt::firrtl::InstanceInfo::ModuleAttributes
• inferClockPorts : circt::LlhdToCorePipelineOptions
• inferredTopLevelNodes : circt::igraph::InstanceGraph
• info : circt::hw::HWModulePortAccessor, circt::pretty::Token, esi::HWModule, ModuleInfoRef
• infoLoc : FIRParser::LocWithInfo
• infoLocatorHandling : circt::firrtl::FIRParserOptions
• infoMap : circt::arc::ModelInfoAnalysis
• inInstanceChoice : circt::firrtl::InstanceInfo::ModuleAttributes
• init : circt::firrtl::FirMemory
• init_entry : esiaccel.codegen.ports.CppPortGroup
• initFilename : circt::FirMemConfig, circt::seq::FirMemory
• initGroups : circt::pipelinetocalyx::PipelineScheduleable
• initial_offset : esiaccel.bsp.common.ChannelMMIO
• initialFnSym : circt::arc::ModelInfo
• initiationInterval : circt::scheduling::CyclicProblem
• initIsBinary : circt::FirMemConfig, circt::seq::FirMemory
• initIsInline : circt::FirMemConfig, circt::seq::FirMemory
• inlineInputOnlyModules : circt::firtool::FirtoolOptions
• inner : esi::ChannelType, esi::TypedCallback< ArgT, ResultT, SkipTypeCheck >, esi::TypedCallback< ArgT, void, SkipTypeCheck >, esi::TypedCallback< void, ResultT, SkipTypeCheck >, esi::TypedCallback< void, void, SkipTypeCheck >, esi::TypedFunction< ArgT, ResultT, SkipTypeCheck >, esi::TypedFunction< ArgT, void, SkipTypeCheck >, esi::TypedFunction< void, ResultT, SkipTypeCheck >, esi::TypedFunction< void, void, SkipTypeCheck >, esi::TypedReadPort< T, SkipTypeCheck >, esi::TypedReadPort< void >, esi::TypedWritePort< T, SkipTypeCheck >, esi::TypedWritePort< void >
• inner_type : esiaccel.types.ChannelType, esiaccel.types.TypeAlias
• innerRefModules : circt::reduce::InnerSymbolUses
• innerRefs : circt::reduce::InnerSymbolUses, InnerSymbolDCEPass
• innerSymIDTable : StructuralHasher
• innerSymTables : circt::hw::InnerRefNamespace
• innerSymTblOp : circt::hw::InnerSymbolTable
• innerType : circt::firrtl::detail::BaseTypeAliasStorage, esi::TypeAliasType
• input : StreamingAddArg
• input_indices : hw.HWModuleOp, HWModuleOp
• inputArgs : circt::hw::HWModulePortAccessor
• inputIdx : circt::hw::HWModulePortAccessor, circt::ImportVerilog::FlattenedIfacePort, circt::ImportVerilog::PortLowering
• inputLength : StreamingAddTranslatedArg
• inputNegation : circt::NPNClass, circt::NPNTable::Entry4
• inputPermutation : circt::NPNClass, circt::NPNTable::Entry4
• inputPortMap : circt::hw::ModulePortLookupInfo
• inputPorts : circt::calyx::PredicateInfo
• inputs : circt::synth::Cut
• inputToAbs : circt::hw::detail::ModuleTypeStorage, circt::sim::detail::DPIFunctionTypeStorage
• insertTraceTaps : circt::ArcStateAllocationOptions
• inst : circt::firrtl::GatedClockConversion::InstanceDrive
• instance : circt::igraph::InstanceRecord, circt::om::PathElement
• instance_of : Python.support.BackedgeBuilder.Edge
• instanceAllocator : circt::DebugInfo
• instanceDrives : circt::firrtl::GatedClockConversion
• instanceGraph : circt::firrtl::OwningModuleCache, circt::igraph::InstancePathCache, circt::synth::ResourceUsageAnalysis, Context, Deduper, DiscoverLoops, Equivalence, InstancePathCache, ModuleExternalizer
• instanceID : circt::arc::runtime::impl::ModelInstance
• instanceMap : CallPrepPrecomputed, circt::calyx::ComponentLoweringStateInterface
• instanceName : circt::scheduling::Problem, circt::synth::ResourceUsageAnalysis::ModuleResourceUsage::InstanceResource
• instanceOp : circt::scftocalyx::CallScheduleable
• instancePath : circt::synth::Object
• instancePathCache : circt::firrtl::ApplyState, LocalVisitor
• instanceProperties : circt::ssp::Default< scheduling::ChainingCyclicProblem >, circt::ssp::Default< scheduling::ChainingProblem >, circt::ssp::Default< scheduling::CyclicProblem >, circt::ssp::Default< scheduling::ModuloProblem >, circt::ssp::Default< scheduling::Problem >, circt::ssp::Default< scheduling::SharedOperatorsProblem >
• instances : circt::DIModule, circt::firrtl::AnnoPathValue, circt::firrtl::TokenAnnoTarget, circt::igraph::InstanceGraphNode, circt::synth::ResourceUsageAnalysis::ModuleResourceUsage, llvm::yaml::MappingContextTraits< sv::InterfaceOp, Context >::Interface
• instClones : circt::firrtl::GatedClockConversion
• intAttr : circt::sv::CaseBitPattern
• interesting : circt::TestCase
• interface : llvm::yaml::MappingContextTraits< DescribedInstance, Context >::Instance
• interfaceInstances : circt::ImportVerilog::Context
• interfaceInstanceStorage : circt::ImportVerilog::Context
• intervalMap : circt::lsp::VerilogIndex
• intFmt : circt::arc::runtime::FmtDescriptor
• into_type : esiaccel.types.WindowType
• intoModuleOp : circt::ImportVerilog::Context
• intoType : esi::WindowType
• intoTypeBytes : esi::ChannelPort::TranslationInfo
• invalidPort : circt::hw::HWSymbolCache, circt::hw::InnerSymTarget
• invert : circt::calyx::PredicateInfo::InputPorts
• inverted : circt::Cube
• ip : esi::backends::xrt::XrtAccelerator::Impl
• is_external : hw.HWModuleOp, HWModuleOp
• isAnalysisValid : circt::synth::LongestPathAnalysis
• isConst : circt::firrtl::detail::FIRRTLBaseTypeStorage, circt::firrtl::detail::OpenBundleTypeStorage, circt::firrtl::detail::OpenVectorTypeStorage
• isContentEn : circt::calyx::MemoryPortsImpl
• isExtern : circt::DIModule
• isFailure : circt::ExportSystemC::MatchResult
• isFinished : circt::arc::runtime::impl::TraceEncoder
• isFIRRTLBaseType : circt::firrtl::ContainAliasableTypes< BaseTy >
• isFIRRTLType : circt::firrtl::ContainAliasableTypes< BaseTy >
• isFlip : FIRRTLBundleField
• isFrozen : circt::hw::HWSymbolCache, circt::synth::CutSet
• isHeader : circt::ExportVerilog::FileInfo
• isIndex : circt::firrtl::TargetToken
• isInDut : circt::firrtl::FirMemory
• isInline : circt::DIModule
• isInsideTimingControl : circt::ImportVerilog::Context
• isLeftAligned : circt::arc::runtime::FmtDescriptor::IntFmt
• isMasked : circt::firrtl::FirMemory
• isPassive : circt::firrtl::RecursiveTypeProperties
• isSigned : circt::arc::runtime::FmtDescriptor::IntFmt
• istc : ResolveTracesPass
• isUntouchedFlag : circt::hw::PortConversion
• isUpperCase : circt::arc::runtime::FmtDescriptor::IntFmt
• isVerilog : circt::ExportVerilog::FileInfo
• it : circt::hw::HWSymbolCache::HwSymbolCacheIteratorImpl, circt::SymbolCache::SymbolCacheIteratorImpl